您好、欢迎来到现金彩票网!
当前位置:双彩网 > 线性语言 >

采用VHDL语言实现线性分组码编译码器的设计与仿真验证

发布时间:2019-06-04 02:37 来源:未知 编辑:admin

  在通信系统中,由于信道存在大量的噪声和干扰,使得经信道传输后的接收码与发送码之间存在差异,出现误码。在数字通信系统中常采用差错控制信道编码技术,以此来减少传输过程的误码,提高数字通信系统的传输质量。它的基本原理是:发送端的信道在信息码元序列中按照一定的关系加入一些冗余码元(称为监督码元),使得原来相关性很小的信息码元产生某种相关性,从而在接收端利用这种相关性来检查并纠正信息码元在传输中引起的差错。冗余度的引入提高了传输的可靠性,但降低了传输效率。

  分组码是由一组固定长度为n,称之为码字的矢量构成的。线性分组编码时,将每k个信息位分为一组独立处理,按一定规则给每个信息组增加(n-k)个监督码元,组成长度为n的二进制码字,这种编码方式记为是(n,k)分组码。信息位和监督位采用的关系式由一组线性方程所决定,称之为线性分组码。

  若线性分组码的输入信息位为U=(U0,U1,…,Uk),编码输出为C=(C0,C1,…,Cn),则有如下关系:

  式中:G为线性分组码的生成矩阵;H为监督矩阵。当G确定后,编码的方法就完全确定了,而H给定后,编码时监督位和信息位的关系也就确定了。因此,在设计分组码编码器时,需要确定生成矩阵G;在设计分组码译码器时,需要确定监督矩阵H。

  ,由于生成矩阵G是k行n列,所以k=3,n=6,改(n,k)码为(6,3)码。根据生成矩阵和式(1)运算后得到相应的编码。即由:

  COUT=(C0,C1,C2,C3,C4,C5)为编码输出,其中前3个分量为增加的监督码元,后3个为原输入信息位。

  将生成矩阵G进行初等运算:原矩阵的第2,3,1行分别作为典型矩阵的第1,2,3行,可得典型生成矩阵:

  监督码元与信息码元之间的关系称为监督方程式(监督关系式),监督矩阵的每行中“1”的位置表示相应码元之间存在的监督关系,即下述三个监督方程:

  发送的码字C=(C0,C1,…,Cn)。e表示传输中的差错;Y表示接收的码字。如果码字在传输过程中没有出现差错,则有HYT=HeT=O;出现差错时,则有,S=eHT。其中,S称为伴随子,又称为校正子。由于S只与序列传输中的差错e有关,因此在编码的能力之内,一定的e序列必然对应一定的S组合。可以在接收机中做好对应表,然后根据序列S准确地判断差错位置,再根据出错位置进行纠正,可得到正确的译码输出。根据式(2)可计算接收矢量Y的伴随子S=Y·HT。这里:

  错误图样即校正子与错码位置的关系,因为r=3,所以有3个校正子,相应的有3个监督关系式。将式(3)改写为:

  则可得由伴随子S决定对应的错误图样集e,即为典型监督矩阵的转置HT,如表1所示。

  的仿真波形。图中各参数含义如下:clk是系统时钟信号输入;UI是编码器中三位线性分组码的输入;CO是编码器中六位编码的输出;Y是解码器中六位编码的输入;c是解码器中六位译码的输出。

  对线性分组码编、译码器的设计基于VHDL(硬件描述语言),与传统设计相比较,采用VHDL语言设计的线性分组码编、译码器无需考虑具体电路的实现,只需要掌握编译码原理,根据相应的编译码规则转换成VHDL语言,大大减少了设计人员的工作量,提高了设计的准确性和效率。程序已在Max+PlusⅡ10.O工具软件上进行了编译、仿真和调试。经过实验结果的分析,说明本设计是正确的。本文给出的设计思想也适用于其他基于PLD芯片的系统设计。

  详细探讨了卷积Turbo码编码器实现过程中的关键问题,结合CCSDS及IMT-2000国际通信标准给....

  本文档的主要内容详细介绍的是RK097系列9形金属轴型编码器的数据手册免费下载与金属轴9形电位器尺寸....

  本文档的主要内容详细介绍的是EC09E系列9形金属轴型编码器的数据手册免费下载。

  基于SSI并行接口模块SSI208P的高速采集多通道SSI光电编码器实现方案

  作者:靳红涛,赵勇进,张晓曦 SSI(Synchmnous Serial Interface)即同步串行接口,具有传输速度快、连线

  本文档的主要内容详细介绍的是ALPS CODER EM11B系列11型金属轴电磁式编码器的数据手册免....

  本文档的主要内容详细介绍的是EC11系列ALPS 11型金属轴型编码器的数据手册免费下载。

  本文档的主要内容详细介绍的是EC20A和RK203系列2020型金属轴型编码器的数据手册免费下载。

  本文档的主要内容详细介绍的是ALPS CODER EM20B系列20形金属轴电磁式编码器的数据手册免....

  以函数信号发生器的功能为设计对象,运用EDA技术的设计方法,进行各种波形的输入设计、设计处理,项目校....

  我有一个关于使用spi flash配置Spartan 6的快速问题。 根据spartan 6数据表,fpga可以使用典型的行业标准spi flash进行配置。 ...

  本文档的主要内容详细介绍的是PLATNUM DDL直接驱动直线个常见问题的详细资料说明。

  新思科技近日宣布推出DesignWare®视频电子标准协会(VESA®)显示流压缩(DSC)编码器和....

  我面临着为Spartan XL(XCS30XL-4PG240C)创建VHDL设计的问题。 最近,我收到了一个项目并被告知转换安装的原理...

  KYDBL2450- -2E是一款智能型双直流无刷马达控制器。该无刷双电机驱动器可同时控制两台直流无....

  本人是工程机械专业学生,现在面临毕业设计,课题是铲运机排绳装置的结构设计。该课题本人专业范围内的...

  本人是工程机械专业学生,现在面临毕业设计,课题是铲运机排绳装置的结构设计。该课题本人专业范围内的...

  IntroductionMatrix multiplication is a mathematical operation that is required in most signal processing and image pro...

  Matrix calculation is one of the fundamental mathematic calculations commonly used inadvancedsi...

  此外,Translatotron还使用了另外两个单独训练的组件:一个神经声音编码器(neural v....

  项目中用到ADS8361,Verilog或者vhdl语言怎么实现对ad的读写??...

  大家好!我使用PIC18f4550/PIC18f4431作为通过SSI/SPI协议的绝对编码器接口,分别借助于差分线驱动器/接收器IC(A...

  关于正交解码,我先解释何为正交解码,,,,其实名字挺高大上的,,,,还是先说编码器吧

  芯片CD4543 是一只具有锁存功能的7 段字形译码器,具有4 位二进制锁存。它的内部没有锁存单片,....

  本文档的主要内容详细介绍的是如何进行编码器的长度设定及换算的详细资料说明。

  少样本图像翻译器 G 由一个内容编码器 Ex,一个类编码器 Ey 和一个解码器 Fx 构成。其中内容....

  专门针对序列到序列的自然语言生成任务,微软亚洲研究院提出了新的预训练方法:屏蔽序列到序列预训练(MA....

  专门针对序列到序列的自然语言生成任务,微软亚洲研究院提出了新的预训练方法:屏蔽序列到序列预训练(MA....

  本文档的主要内容详细介绍的是动态数码管动态显示数字不带译码器和带译码器的程序免费下载。

  浸没式扫描光刻机包含一套透镜系统,用于使光束穿过光掩模或“中间掩模”聚焦到半导体晶圆上。它还含有一组....

  最新提出的portrait relighting算法,只需单张RGB人像模型就可以重建出重新调整光照后的完美照片

  如何打破硬件设备的限制为重新为照片进行光照渲染一直是图形学、手机厂商的研究热点。使用后处理的方法改变....

  由于L车采用了四轮驱动的方式,中间有传动轴作为传动装置,直接导致了底板空间被一分为二,并且竖向安装的....

  本文档的主要内容详细介绍的是USB接口编程盒SPI I2C接口评估程序设计和烧录软件免费下载。

  Xilinx Logicore IP极轴编码器解码器产品指南资料免费下载

  极性编码器/解码器软IP核心支持极性编码和解码。极性代码是可配置的,可以逐块使用。 注:在本文档中....

  ADI公司的ADAU1787是集成了两个数字信号处理器(DSP)的具有四个输入和两个输出的编译码器(....

  由于所有时间关键的操作(如斜坡计算)都是在板上执行的,因此通信流量保持在较低水平。可以通过反馈对设备....

  1. 编码器用来测量角位移。在数控机床直线进给运动控制中,通过测量角位移间接测量出直线位移,表达式为....

  显式格式 (图 2 (a)) 将编辑序列表示为 2D 网格中 tokens 序列的序列。内部序列对文....

  信息 MC14532B由互补MOS(CMOS)增强模式器件构成。优先级编码器的主要功能是为具有最高优先级的活动输入提供二进制地址。提供八个数据输入(D0至D7)和使能输入(E )。有五个输出,三个是地址输出(Q0到Q2),一个组选择(GS)和一个使能输出(E )。 所有输入上的二极管保护 无铅封装可用 电路图、引脚图和封装图

  本文档的主要内容详细介绍的是Proteus 中常用元件中英文对照表资料免费下载。

  “这款产品除了高精确度、高可靠性、高性价比之外,最大的一个特点是不需要电池,而是内置了一个能量收集系....

  增量型编码器通常有三路信号输出(差分有六路信号):A,B和Z,一般采用TTL电平,A脉冲在前,B脉冲....

  设计接口 :输入端A B两项脉冲信号,象限差90度,输出 为 rs485 标准信号,向上位机输出脉冲....

  本文档的主要内容详细介绍的是VHDL硬件描述语言入门教程资料免费下载包括了:1. VHDL语言基础....

  来自MPEG编解码器等来源的数字视频信号必须经过适当编码并转换为模拟信号才能通过模拟电视和VCR显示....

  HI3516E V100是为工业专用高清IP摄像机设计的新一代SoC。它集成了新一代ISP和业内最新....

  本文档的主要内容详细介绍的是modelsim仿真使用教程资料免费下载。

  FPGA视频教程之使用FPGA进行嵌入式信号处理系统设计视频资料免费下载

  本文档的主要内容详细介绍的是FPGA视频教程之使用FPGA进行嵌入式信号处理系统设计视频资料免费下载....

  深度学习大神Ian Goodfellow, Yoshua Bengio, Aaron Courvil....

  视频编码器可以将数字视频流转换为模拟视频信号。这些视频编码器的输入一般为ITU-RBT.656或BT....

  变频器是一个执行机构,它的作用就是驱动三相异步电动机,一些高性能的变频器也可以驱动同步电机,甚至增加....

  FPGA视频教程之学习FPGA选择verilog还是vhdl详细资料说明

  本文档的主要内容详细介绍的是FPGA视频教程之学习FPGA选择verilog还是vhdl详细资料说明....

  图形(原理图)设计输入 使用Quartus 模块编辑器全功能原理图设计能力建立原理图设计的步骤 ....

  本文档的主要内容详细介绍的是FPGA视频教程之FPGA和CPLD与VHDL基础知识的详细资料说明。主....

  介绍了TI公司的SP430单片机和DVSI公司的AMBE一2000TM声码器芯片的基本原理及其实际应....

  TWK宣布在其电磁式编码器系列中增加FOI系列增量式编码器。该系列的一个突出特点就是其快速的交付周期....

  本文档的主要内容详细介绍的是HI3516EV100专业高清IP摄像头SoC数据手册免费下载。

  Rethink Robotics有望起死回生?HAHN集团提出三步走战略

  事实上,Rethink Robotics旗下的两款机器人Sawyer和Baxter多少还存在些性能上....

  由于只需换脸,所以第一步就是要识别图片上的脸部,找到要替换的位置,确定方向和大小。如下图,就像照片的....

  最早的方波增量信号,到带换相信号的方波增量信号,再到绝对值和正余弦增量的复合信号,以及最新采用数字式....

  实现胶印机印刷工艺过程的程序控制系统(PLC)需用多个传感器对纸张位置、旋转角度进行检测,传感器数量....

  ADV8005 具有位图OSD、双路HDMI发送器和编码器的NatureVue™视频信号处理器

  和特点 视频信号处理器完整的 12 位 4:4:4 YUV 内部处理运动自适应去隔行,超低角度插值 屏幕显示(OSD)在内部生成基于位图的 OSD,允许叠加在一个或多个视频输出上在 3D 和 4k x 2k 视频格式上叠加 HDMI发送器两个4k x 2k HDMI发送器支持音频回授通道(ARC)支持从TMDS接收器或音频输入引脚插入双通道音频 噪声整形视频(NSV) 六 DAC 视频编码器支持多格式视频的 6 个 12 位 NSV 视频 DAC复合(CVBS)、S视频(Y/ C) 和分量 YPrPb(SD、ED 和 HD) 专业的视频特性输出高达 36 位 TTL 数据的能力能够实现输出视频与外部基准同步信号的同步 欲了解更多特性,请参考数据手册 产品详情 ADV8005是一款多输入视频信号处理器,可对标清(SD)、增清(ED)或高清(HD)视频数据进行去隔行处理并将其调节为超高清(UHD)格式,能够生成屏幕显示位图(OSD),且以OSD重叠的形式利用两个高清多媒体接口(HDMI®)发送器及一个视频编码器输出视频。60位TTL视频端口可采用多种方式将视频输入至ADV8005: 使用48位TTL像素端口、使用24位外部OSD TTL像素端口或者带有HDMI发送器的器件(例如ADV785...

  和特点 支持1.8 V/3.3 V接口 3 个高质量10位视频DAC 16× (216 MHz) DAC过采样适用于标清 8× (216 MHz)DAC过采样适用于增清 4× (297 MHz) DAC过采样适用于高清 DAC输出电流:37 mA(最大值) 支持多格式视频输入 4:2:2 YCrCb (标清、增清和高清) 4:4:4 RGB (标清) 支持多格式视频输出 复合(CVBS) 与S视频(Y/C) 分量YPrPb(标清、增清和高清) 分量RGB(标清、增清和高清) 提供引脚架构芯片级封装(LFCSP) 32引脚、5 mm × 5 mm LFCSP封装 40引脚、6 mm × 6 mm LFCSP封装 支持74.25 MHz 8/10/16位高清输入 符合SMPTE 274M (1080i)、296M (720p)和240M (1035i)标准 高级电源管理 取得专利的内容相关低功耗DAC操作 自动有线电视信号检测和DAC关断 各DAC具有独立开关控制 休眠模式下功耗最低 符合EIA/CEA-861B标准 支持NTSC M、PAL B/D/G/H/I/M/N、PAL 60 NTSC和PAL方形像素操作(24.54 MHz/29.5 MHz) 可编程特性 亮度和色度滤波器响应 垂直消隐间隔(VBI) 副载波频率(FSC) 和相位 亮度延迟 副本生成管理系统(CGMS) 欲...

  和特点 支持1.8 V/3.3 V接口 3 个高质量、10位视频DAC 支持多格式视频输入 支持多格式视频输出 提供引脚架构芯片级封装(LFCSP) 高级电源管理 支持74.25 MHz 8/10/16位高清输入 符合EIA/CEA-861B标准 支持NTSC M、PAL B/D/G/H/I/M/N、PAL 60 NTSC和PAL方形像素操作(24.54 MHz/29.5 MHz) 符合Macrovision® 7.1.L1版(标清)和1.2版(增清)标准 可编程特性 亮度和色度滤波器响应 垂直消隐间隔(VBI) 副载波频率(FSC)和相位 亮度延迟 副本生成管理系统(CGMS) 提供中文数据手册产品详情 ADV7390/ADV7391/ADV7392/ADV7393均属于单芯片、高速、数模视频编码器系列。三个2.7 V/3.3 V 10位视频DAC支持标清(SD)或高清(HD)视频格式的复合(CVBS)、S视频(YC)或分量(YPrPb/RGB)模拟输出。这些编码器针对低功耗操作进行了优化,尺寸极小,并且只需很少的外部器件,非常适合要求电视输出功能的便携式和功耗敏感型应用。有线电视信号检测和DAC自动关断特性可确保功耗保持最低。ADV7390/ADV7391配有一个8位视频输入端口,通过SDR接口支持标清视频格式,通过DDR接口支持高清...

  和特点 支持1.8V/3.3V接口 3 个高质量、10位视频DAC 支持多格式视频输入 支持多格式视频输出 提供引脚架构芯片级封装(LFCSP) 高级电源管理 支持74.25 MHz 8/10/16位高清输入 符合EIA/CEA-861B标准 支持NTSC M、PAL B/D/G/H/I/M/N、PAL 60 NTSC和PAL方形像素操作(24.54 MHz/29.5 MHz) 可编程特性 亮度和色度滤波器响应 垂直消隐间隔(VBI) 副载波频率(FSC)和相位 亮度延迟 副本生成管理系统(CGMS) 欲了解各特性的完整列表,请参考数据手册。 产品详情 ADV7390/ADV7391/ADV7392/ADV7393均属于单芯片、高速、数模视频编码器系列。三个2.7 V/3.3 V 10位视频DAC支持标清(SD)或高清(HD)视频格式的复合(CVBS)、S视频(YC)或分量(YPrPb/RGB)模拟输出。这些编码器针对低功耗操作进行了优化,尺寸极小,并且只需很少的外部器件,非常适合要求电视输出功能的便携式和功耗敏感型应用。有线电视信号检测和DAC自动关断特性可确保功耗保持最低。ADV7390/ADV7391配有一个8位视频输入端口,通过SDR接口支持标清视频格式,通过DDR接口支持高清视频格式。          ...

  和特点 支持1.8 V/3.3 V接口 3 个高质量10位视频DAC16× (216 MHz) DAC 过采样适用于标清8× (216 MHz) DAC 过采样适用于增清4× (297 MHz) DAC 过采样适用于高清DAC输出电流:37 mA(最大值) 支持多格式视频输入4:2:2 YCrCb (标清、增清和高清)4:4:4 RGB (标清) 支持多格式视频输出复合(CVBS) 与S视频(Y/C)分量YPrPb(标清、增清和高清)分量RGB(标清、增清和高清) 提供引脚架构芯片级封装(LFCSP)5 mm × 5 mm、32引脚LFCSP6 mm × 6 mm、40引脚LFCSP 支持74.25 MHz 8/10/16位高清输入,符合SMPTE 274M (1080i)、296M (720p)和240M (1035i)标准 高级电源管理获专利的内容相关低功耗DAC操作自动有线电视信号检测和DAC关断各DAC具有独立开关控制休眠模式下功耗最低 符合EIA/CEA-861B标准 支持NTSC M、PAL B/D/G/H/I/M/N、PAL 60 NTSC和PAL方形像素操作(24.54 MHz/29.5 MHz) 符合Macrovision® 7.1.L1版(标清)和1.2版(增清)标准 可编程特性亮度和色度滤波器响应垂直消隐间隔(VBI)副载波频率(FSC) 和相位亮度延迟 副本生成管理系统(CGMS...

  ADV7341 多格式视频编码器,内置六个12位噪声整形视频(NSV®) DAC

  和特点 支持1.8 V/3.3 V接口 支持74.25 MHz 20/30位高清输入 符合SMPTE 274 M (1080i)、296 M (720p)和240 M (1035i)标准 6个噪声整形视频(NSV)、12位视频DAC 支持NTSC M、PAL B/D/G/H/I/M/N、PAL 60 NTSC 和PAL方形像素操作(24.54 MHz/29.5 MHz) 支持多格式视频输入 支持多格式视频输出复合 (CVBS)和S视频(Y/C) 分量YPrPb(标清、增清和高清) 分量RGB(标清、增清和高清) 标清与增清/高清操作可同步进行 符合EIA/CEA-861B标准 可编程特性:亮度和色度滤波器响应 副本生成管理系统(CGMS) 产品详情 ADV7340/ADV7341均为高速、数模视频编码器,采用64引脚LQFP封装。六个高速、NSV、3.3 V、12位视频DAC支持标清(SD)、增清(ED)或高清(HD)视频格式的复合(CVBS)、S视频(Y/C)和分量(YPrPb/RGB)模拟输出。ADV7340/ADV7341各有一个30位像素输入端口,可采用多种方式进行配置。SDR接口支持标清视频格式,SDR和DDR接口支持增清/高清视频格式。像素数据可以用YCrCb或RGB色彩空间形式提供。这两款器件还支持嵌入式EAV/SAV时序码、外部...

  ADV7340 多格式视频编码器,内置六个12位噪声整形视频(NSV®) DAC

  和特点 支持1.8V/3.3V接口 支持74.25 MHz 20/30位高清输入 符合SMPTE 274 M (1080i)、296 M (720p)和240 M (1035i)标准 6 个噪声整形视频(NSV)、12位视频DAC 支持NTSC M、PAL B/D/G/H/I/M/N、PAL 60 支持NTSC和PAL方形像素操作(24.54 MHz/29.5 MHz)视频输入 多格式 支持多格式视频输出:复合(CVBS) 与S视频(Y/C),分量YPrPb(标清、增清和高清),分量RGB(标清、增清和高清) 符合Macrovision® 7.1.L1版(标清)和1.2版(增清)标准 标清与增清/高清操作可同步进行 符合EIA/CEA-861B标准 可编程特性:亮度和色度滤波器响应 副本生成管理系统(CGMS)产品详情 ADV7340/ADV7341均为高速、数模视频编码器,采用64引脚LQFP封装。六个高速、NSV、3.3 V、12位视频DAC支持标清(SD)、增清(ED)或高清(HD)视频格式的复合(CVBS)、S视频(Y/C)和分量(YPrPb/RGB)模拟输出。ADV7340/ADV7341各有一个30位像素输入端口,可采用多种方式进行配置。SDR接口支持标清视频格式,SDR和DDR接口支持增清/高清视频格式。像素数据可以用YCrCb或RGB色彩空间形式提供...

  和特点 复合视频输出:NTSC和PAL 色度和亮度(S-视频)输出 通过亮度陷波器端口消除串色伪像 TTL 逻辑电平 集成延迟线和自动调谐滤波器 驱动75 Ω反向端接负载 低功耗,+5 V电源供电 省电模式:小于1 µA 极低成本 产品详情 AD725是一款极低成本通用RGB转NTSC/PAL编码器,可将红色、绿色和蓝色分量信号转换为符合NTSC或PAL标准的相应亮度(基带振幅)和色度(副载波振幅与相位)信号。同时,这两路输出在片内合并以提供复合视频输出。所有三路输出均可供独立使用,其电压为驱动75 Ω反向端接电缆所需的标准信号电平的两倍。本产品可提供评估板,订购型号为:AD725-EB。 方框图...

  和特点 低成本集成解决方案 +5 V电源供电 接受FSC时钟、晶振或4 FSC时钟 只需极少的外部元件:无需外部滤波器或延迟线片上直流箝位接受HSYNC与VSYNC或CSYNC 复合视频和独立Y/C(S-视频)输出 亮度和色度输出具有时序一致性 相位锁定至外部副载波 驱动75 Ω反向端接负载 逻辑可选的NTSC或PAL编码模式 紧凑的16引脚SOIC封装 产品详情 AD724是一款低成本RGB转NTSC/PAL编码器,可将红色、绿色和蓝色分量信号转换为符合NTSC或PAL标准的相应亮度(基带振幅)和色度(副载波振幅与相位)信号。同时,这两路输出合并以提供复合视频输出。所有三路输出可以同时驱动75 Ω、反向端接电缆。所有逻辑输入均为CMOS兼容型。该芯片采用+5 V单电源供电;无需外部延迟线或滤波器。不使用时,该器件可以关断。AD724接受FSC或4FSC时钟。当无时钟可用时,一个低成本并行谐振晶体(3.58 MHz (NTSC)或4.43 MHz (PAL))与该器件的片内振荡器一起可产生必要的副载波时钟。AD724还接受外部视频源提供的副载波时钟。与图形控制器的接口十分简单:片内逻辑“XNOR”接受可用的垂直同步(VSYNC)和水平同步(H...

  ADV7344 多格式视频编码器,内置六个14位噪声整形视频(NSV®) DAC

  和特点 支持1.8 V/3.3 V接口 支持74.25 MHz 20/30位高清输入 6个噪声整形视频(NSV)、14位视频DAC 支持NTSC M、PAL B/D/G/H/I/M/N、PAL 60 NTSC 和PAL方形像素操作 支持多格式视频输入 支持多格式视频输出 符合Macrovision® 7.1.L1版(标清)和1.2版(增清)标准 标清与增清/高清操作可同步进行 符合EIA/CEA-861B标准 可编程特性 副本生成管理系统(CGMS) 隐藏字幕和宽屏幕信令(WSS)产品详情 ADV7344是一款高速、数模视频编码器,采用64引脚LQFP封装。六个高速、NSV、3.3 V、14位视频DAC支持标清(SD)、增清(ED)或高清(HD)视频格式的复合(CVBS)、S视频(YC)和分量(YPrPb/RGB)模拟输出。ADV7344具有一个30位像素输入端口,可采用多种方式进行配置。SDR接口支持标清视频格式,SDR和DDR接口支持增清/高清视频格式。像素数据可以用YCrCb或RGB色彩空间形式提供。ADV7344还支持嵌入式EAV/SAV时序码、外部视频同步信号以及I2C通信协议。此外还支持标清与增清/高清同步输入和输出。216 MHz(标清和增清)和297 MHz (高清)过采样确保不需要外部输出滤波,而全驱D...

  ADV8003 具有位图OSD、双路HDMI发送器和视频编码器的视频信号处理器

  和特点 视频信号处理器-- 完整的12位4:4:4 YUV内部处理-- 运动自适应去隔行,超低角度插值-- 双转换器,采用ADI专有算法 屏幕显示(OSD) -- 在内部生成基于位图的OSD,允许叠加在一个或多个视频输出上-- 在3D视频格式上叠加 HDMI发送器-- 两个HDMI发送器,有助于实现分路器功能-- 内容类型位-- CEC 1.4控制器 内置六个DAC噪声整形视频(NSV)编码器-- 内置六个12位NSV视频DAC-- 支持多格式视频输出 欲了解更多特性,请参考数据手册产品详情 ADV8003是一款多输入视频信号处理器,可对标清、增清或高清视频数据进行去隔行处理并将其调节为高清格式,能够生成屏幕显示位图(OSD),且以OSD重叠的形式利用两个高清多媒体接口(HDMI)发送器及一个视频编码器输出视频。可通过多种方式将视频输入ADV8003:使用48位TTL像素端口、使用24位外部OSD TTL像素端口或者带有HDMI发送器的器件(例如ADV7850)。ADV8003支持CEA-861和VESA规范中的许多格式,以及其他一些广泛运用的时序格式。凭借两个外部DDR2存储器,ADV8003可对标清和高清内容执行高性能、运动自适应隔行逐行转换。如果使用一个DDR...

  ADV7342 多格式视频编码器,内置六个11位、297 MHz DAC

  和特点 支持1.8 V/3.3 V接口 支持74.25 MHz 20/30位高清输入 6个11位、297 MHz视频DAC 支持NTSC M、PAL B/D/G/H/I/M/N、PAL 60 NTSC和PAL方形像素操作(24.54 MHz/29.5 MHz) 支持多格式视频输入 支持多格式视频输出 符合Macrovision® 7.1.L1版(标清)和1.2版(增清)标准 标清与增清/高清操作可同步进行 可编程特性 副本生成管理系统(CGMS) 隐藏字幕和宽屏幕信令(WSS) 集成副载波锁定至外部视频源 通过汽车应用认证 产品详情 ADV7342/ADV7343均为高速、数模视频编码器,采用64引脚LQFP封装。六个高速、3.3 V、11位视频DAC支持标清(SD)、增清(ED)或高清(HD)视频格式的复合(CVBS)、S视频(Y/C)和分量(YPrPb/RGB)模拟输出。ADV7342/ADV7343各有一个24位像素输入端口,可采用多种方式进行配置。SDR接口支持标清视频格式,SDR和DDR接口支持增清/高清视频格式。像素数据可以用YCrCb或RGB色彩空间形式提供。这些器件还支持嵌入式EAV/SAV时序码、外部视频同步信号以及I2C通信协议。此外还支持标清与增清/高清同步输入和输出。216 MHz(标清和增清)和297 MHz (高...

  AD723 2.7 V至5.5 V RGB转NTSC/PAL编码器,具有负载检测特性和输入端阻抗开关

  和特点 低成本、完全集成的NTSC/PAL解决方案 复合和Y/C(S-视频)输出 电流输出驱动75 Ω负载直流耦合:支持电视负载检测输出端无大交流耦合电容自行关断无负载输出驱动器 通过三路开关使能RGB端阻抗 集成延迟线和自动调谐滤波器 通过亮度陷波器消除串色伪像 3 V电源供电,低功耗复合信号有效:小于100 mW(典型值)S-视频有效:小于150 mW(典型值)关断电流:小于1 µA 产品详情 AD723是一款低成本RGB转NTSC/PAL编码器,可将模拟红色、绿色和蓝色分量信号转换为相应的亮度和色度信号,以在NTSC或PAL电视上显示。亮度(Y)和色度(C)信号可分别独立用于S-视频,或者合并用于复合视频(CV)。所有输出均可独立提供,并针对驱动75 Ω负载进行了优化。为降低功耗,该器件使用有源端阻抗。智能负载检测特性会关断未使用的输出,并可用来监控外部电视信号的有无,从而支持即插即用操作。此外,当RGB监视器断开时,输入端的逻辑控制三路开关可解决提供不同负载条件的应用问题。当RGB监视器不存在时,用户可以使能R、G和B端阻抗。当RGB监视器工作时,这一解决方案可确保视频带宽不会发生任何损耗。在PC应用中,图形控制器提...

  ADV7343 多格式视频编码器,内置六个11位、297 MHz DAC

  和特点 支持1.8 V/3.3 V接口 支持74.25 MHz 20/30位高清输入 6个11位、297 MHz视频DAC 支持NTSC M、PAL B/D/G/H/I/M/N、PAL 60 NTSC和PAL方形像素操作(24.54 MHz/29.5 MHz) 支持多格式视频输入 支持多格式视频输出 标清与增清/高清操作可同步进行 可编程特性 副本生成管理系统(CGMS) 隐藏字幕和宽屏幕信令(WSS) 集成副载波锁定至外部视频源 通过汽车应用认证 产品详情 ADV7342/ADV7343均为高速、数模视频编码器,采用64引脚LQFP封装。六个高速、3.3 V、11位视频DAC支持标清(SD)、增清(ED)或高清(HD)视频格式的复合(CVBS)、S视频(Y/C)和分量(YPrPb/RGB)模拟输出。ADV7342/ADV7343各有一个24位像素输入端口,可采用多种方式进行配置。SDR接口支持标清视频格式,SDR和DDR接口支持增清/高清视频格式。像素数据可以用YCrCb或RGB色彩空间形式提供。这些器件还支持嵌入式EAV/SAV时序码、外部视频同步信号以及I2C通信协议。此外还支持标清与增清/高清同步输入和输出。216 MHz(标清和增清)和297 MHz (高清)过采样确保不需要外部输出滤波,而全驱DAC则确保...

  SN74LVC257A-Q1 汽车类具有三态输出的四路 2 线 线路数据选择器/多路复用器

  SN74LVC257A四路2线线数据选择器/多路复用器设计用于2.7 V至3.6 VV CC 该器件专为需要极短传播延迟时间的高性能存储器解码或数据路由应用而设计。在高性能存储器系统中,该解码器最小化了系统解码的影响。当采用利用快速使能电路的高速存储器时,该解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着解码器引入的有效系统延迟可以忽略不计。 二进制选择输入和三个使能输入的条件选择八条输出线中的一条。两个低电平有效使能输入和一个高电平有效使能输入可在扩展时减少对外部门或逆变器的需求。无需外部逆变器即可实现24线线解码器只需一个逆变器。使能输入可用作多路分解应用的数据输入。 输入可由3.3 V或5 V器件驱动。此功能允许在混合的3.3 V /5 V系统环境中将此设备用作转换器。 特性 符合汽车应用要求 ESD保护每MIL-STD-883超过2000 V,方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 工作电压范围为2 V至3.6 V 输入接受电压至5.5 V 最大t ...

  46A,47A和LS47具有低电平有效输出,专为直接驱动,共阳极LED或白炽指示灯而设计。 48,LS48和LS49具有高电平有效输出,用于驱动灯缓冲器或共阴极LED。除LS49之外的所有电路都具有完整的纹波消隐输入/输出控制和灯测试输入。 LS49电路采用直接消隐输入。段识别和结果显示如下所示。 BCD输入计数大于9的显示模式是用于验证输入条件的唯一符号。 46A,47A,48,LS47和LS48电路包含自动前沿和/或后沿零-blanking控制(RBI \和RBO \)。当BI \ /RBO \节点处于高电平时,可以在任何时间执行这些类型的灯测试(LT \)。所有类型(包括49和LS49)都包含一个重写消隐输入(BI \),可用于通过脉冲或抑制输出来控制灯的强度。输入和输出完全兼容,可与TTL逻辑输出一起使用。 SN54246 /SN74246和247以及SN54LS247 /SN74LS247和LS248组成6和9尾部,旨在为设计人员提供两种指示字体之间的选择。 特性 46A,47A,LS47功能 ...

  这些单片BCD到十进制解码器/驱动器由8个反相器和10个4输入与非门组成。逆变器成对连接以使BCD输入日期可用于由NAND门解码。有效BCD输入逻辑的完全解码可确保所有无效二进制输入条件的所有输出保持关闭状态。这些解码器具有高性能的n-p-n输出晶体管,设计用作指示器/继电器驱动器或开路集电极逻辑电路驱动器。 SN54145,SN74145或SN74LS145的每个高击穿输出晶体管(15伏)将下沉高达80毫安的电流。每个输入分别是一个54/74系列或54LS /74LS系列标准负载。输入和输出完全兼容,可与TTL或DTL逻辑电路配合使用,输出兼容大多数MOS集成电路。对于LS145,145和35毫瓦的功耗通常为215毫瓦。 特性 输入逻辑的完全解码 SN54145,SN74145和SN74LS145具有80 mS的灌电流能力 无效的BCD输入条件下所有输出都关闭 LS145的低功耗。 。 。 35 mW典型 参数 与其它产品相比解码器/编码器/多路复用器 Technology Fam...

  SN74LVC138A-EP 增强型产品 3 线 线路解码器/多路解复用器

  SN74LVC138A 3线线解码器/解复用器设计用于2.7 V至3.6 VV CC 操作。 该器件专为需要极短传播延迟时间的高性能存储器解码或数据路由应用而设计。在高性能存储器系统中,该解码器最小化了系统解码的影响。当采用利用快速使能电路的高速存储器时,该解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着解码器引入的有效系统延迟可以忽略不计。 二进制选择输入和三个使能输入的条件选择八条输出线中的一条。两个低电平有效使能输入和一个高电平有效使能输入可在扩展时减少对外部门或逆变器的需求。无需外部逆变器即可实现24线线解码器只需一个逆变器。使能输入可用作多路分解应用的数据输入。 输入可由3.3 V或5 V器件驱动。此功能允许在混合的3.3 V /5 V系统环境中将此设备用作转换器。 特性 ESD保护超过2000 V,每个MIL-STD-883,方法3015;超过200 V 使用机器型号(C = 200 pF,R = 0) 工作电压范围为2 V至3.6 V 输入接受电压至5.5 V 最大t pd 在3.3 V ...

  这些数据选择器/多路复用器包含反相器和驱动器,可为四个输出门提供全数据选择。提供单独的选通(G)\输入。从两个源中的一个中选择一个4位字,并将其路由到四个输出。 ?? HC157设备提供线 V的宽工作电压范围 输出可驱动多达15 LSTTL负载 低功耗,80-μA最大I CC 典型t pd = 11 ns ±6- mA输出驱动电压为5 V 低输入电流,最大1μA 参数 与其它产品相比 解码器/编码器/多路复用器   Technology Family VCC (Min) (V) VCC (Max) (V) Channels (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) Rating Operating Temperature Range (C)   var link = zh_CN_folder_p_quick_link_description_features_parametrics; com.TI.Product.handleQuickLinks(parametric,参数变化,#parametrics,link); SN54HC157-SP HC     2     6     4     3.3 5     28     10     32     Space    ...

http://deafbook.net/xianxingyuyan/93.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有